工作職責：1.?負責書寫模塊和全芯片的時序約束；2.?負責模塊和全芯片綜合、形式驗證和靜態(tài)時序分析；3.?負責芯片的DFT設計與實現(xiàn)，支持ATE；4.?實現(xiàn)前網(wǎng)表交付和后網(wǎng)表確認。任職資格：1.?電子、通信、計算機或相關專業(yè)碩士以上學歷，有3年以上綜合工作經(jīng)驗；2.?精通Verilog語言；3.?熟悉Tcl或Perl腳本；4.?掌握綜合流程和方法，了解全芯片綜合策略；5.?掌握靜態(tài)時序分析流程和方法，有Timing?Sign-Off經(jīng)驗者優(yōu)先；6.?熟悉DFT設計流程，掌握MBIST和SCAN設計，了解各種模擬IP電路測試設計；7.?了解ATE的測試方法，有測試向量調(diào)試經(jīng)驗者優(yōu)先；8.?有40nm或更先進工藝芯片流片經(jīng)驗者優(yōu)先；9.?較強的英語讀寫能力；10.?較強的分析和解決問題的能力；11.?高度的責任心和敬業(yè)精神，良好的溝通能力和團隊合作精神。
