工作內(nèi)容：
FPGA工程師負(fù)責(zé)設(shè)計(jì)、開(kāi)發(fā)和測(cè)試FPGA芯片，包括驗(yàn)證、驗(yàn)證和測(cè)試，以確保FPGA芯片符合客戶(hù)需求和設(shè)計(jì)規(guī)格。FPGA工程師還負(fù)責(zé)編寫(xiě)測(cè)試腳本，使用FPGA架構(gòu)和工具鏈進(jìn)行驗(yàn)證和測(cè)試。
主要職責(zé)：
-?設(shè)計(jì)FPGA芯片，包括驗(yàn)證和測(cè)試，確保芯片符合客戶(hù)需求和設(shè)計(jì)規(guī)格。
-?編寫(xiě)測(cè)試腳本，使用FPGA架構(gòu)和工具鏈進(jìn)行驗(yàn)證和測(cè)試。
-?參與新產(chǎn)品的研發(fā)，對(duì)現(xiàn)有的產(chǎn)品進(jìn)行升級(jí)和改進(jìn)。
職位要求：
-?大學(xué)本科及以上學(xué)歷，電子工程、計(jì)算機(jī)科學(xué)或相關(guān)專(zhuān)業(yè)。
-?3年以上的FPGA設(shè)計(jì)經(jīng)驗(yàn)，其中2年以上的經(jīng)驗(yàn)在FPGA設(shè)計(jì)中扮演主要角色。
-?了解FPGA架構(gòu)和設(shè)計(jì)規(guī)范，具備對(duì)FPGA的整體設(shè)計(jì)能力。
-?掌握Verilog語(yǔ)言，了解靜態(tài)時(shí)序分析方法和時(shí)序約。
-?熟練使用Vivado軟件。
-?熟悉Xiinx?FPGA器件，有Zynq7000(PL)開(kāi)發(fā)經(jīng)驗(yàn)。
-?有DDR4、LVDS、PCIE、SATA等接口開(kāi)發(fā)經(jīng)驗(yàn)。