崗位職責：
1.負責模擬&數字電路開發(fā)可靠性仿真方向的技術規(guī)劃擬定，能夠在設計早期識別高可靠性風險的電路結構或器件，指導設計優(yōu)化；
2.負責設計先進工藝可靠性相關測試電路&結構，包括單元器件，模擬電路單元，數字電路時序路徑和memory?單元的總體設計，并指導版圖實現；
3.負責引領團隊在項目進行可靠性仿真驗證結果的Review上的關鍵技術實現，確保設計階段結果達到可靠性Signoff標準；
4.負責平臺建設，優(yōu)化可靠性設計方法學及流程規(guī)范、指導書等；
5.負責測試結構組建，數據處理和建模，并根據測試數據和模型，對該工藝下電路做可靠性風險分析。
任職要求：
1、熟悉可靠性失效機理，如HCI/BTI/TDDB/EM/SM/ESD?等；能夠設計對應的測試結構和電路單元用于可靠性測試驗證；
2、能夠操作相關測試儀表對測試結構做加速測試，能夠應用數據處理軟件對實驗數據擬合和建模；
3、熟悉數模電路中涉及的設計/布局布線/仿真等EDA工具，如Virtuoso,Calibre,Spice,Totem等；
4、了解Python,TCL語言，具備簡單的編程和自動化實現思維；
5、了解基本單元電路的工作原理，并指導電路設計工程師分析電路可靠性風險和提出改善方案；
6、了解半導體工藝發(fā)展路標以及帶來的可靠性挑戰(zhàn)，并提出應對方案；
7、具有較強的主動性和責任感，能夠接受富有挑戰(zhàn)和需要個人創(chuàng)新的工作，具備一定自主學習能力；
8、電子、物理相關專業(yè)本科及以上學歷。擁有碩士8年以上芯片設計或半導體相關行業(yè)工作經驗，能夠無障礙閱讀專業(yè)英文文獻。
